The companies Google acquired year by year.

1. List the companies Google acquired year by year.Briefly describe the strategic implications of each acquisition.

Q1:

• May 30, 2007: Panoramio: Link photograph and google earth.
• May 29, 2007: GreenBorder Technologies is a maker of browser-based security software, protect the software and web application of google.
• April 2007: Tonic Systems: Add presentation sharing and collaboration capabilities to Google Docs & Spreadsheets .
• April 2007: Marratech Google plans to use the software for its employees, and has not yet announced any plans to market the videoconferencing technology.
• March 2007: Adscape Media which makes technology for placing advertisements in video games.
• March 2007: Gapminder Trendalyzer makes statistics more understandable by converting numbers into interactive animations.
• December 2006: part of Endoxon : bolster European maps.
• October 2006: YouTube for $1.65 billion :bolstered its video search engine with YouTube content.
• October 2006: JotSpot : which makes wiki technology for collaborative Web sites.
• August 2006: Neven Vision : mobile photo search.

Ref: What Google bought in the past 12 months from NetworkWorld.

What Is Web 2.0 by Tim O'Reilly

Summarize the What Is Web 2.0 by Tim O'Reilly in one page.
Q2: Web 2.0 and no precise classification, Tim O'Reilly proposed a complete and specific description of the so-called Web 2.0 concept, citing the DoubleClick vs Google AdSense , Ofoto vs Flickr , such as Akamai vs BitTorrent...

A Platform Beats an Application Every Time

For example below: I don't need to know how to program or make the map,but I can show my location information in my blog! Just use "Embedded code" that you can get it from google map.

This is WEB 2.0!!!

檢視較大的地圖


google provided a lot of API allow for the kind of people who do not know how to program can also focus on the drafting of the contents, no doubt the information is a great help to spread, the same WEB2.0 is the same concept.

Finally O'Reilly had point out some key principles of Web 2.0 Design Patterns that we should be rethinking the idea of the past already know.

• The Long Tail.
• Data is the Next Intel Inside.
• Users Add Value.
• Network Effects by Default.
• Some Rights Reserved.
• The Perpetual Beta.
• Cooperate, Don’t Control.
• Software Above the Level of a Single Device.

Ref:

1. What Is Web 2.0 by Tim O'Reilly.

2. Web 2.0 From Wikipedia.

3. What is Web 2.0?! from Rex’s blah blah blah.

!! Shock !!

最近受到很多的刺激，星期五老外來 Demo，整個會議室都用英文在溝通，唯獨我一句話也沒說，心理真是難受呀，明明就簡單的一句話說不出口真難過，學了N年還是不會講，星期六又上一了一堂英文課，Web Services and Advanced Internet Systems 當成了英文課在學習。

It's my first time ( The matual conference in English 2008/02/23 ) !!
Write down the date to prevent forget it.

I have change my blog to English interface to show my determine right now.
Even my English is so poor! That's the first step and I'll try to do my best from now !!

當頭棒喝

老師這篇 給 Jack 我翻來翻去看了數十遍...想了好久 @@ ...

老師這一記當頭棒喝，學生收下了！

每天打開Yahoo 垃圾郵件夾，經常性的看到情色VCD、大補帖VCD、泡麵軟體、詐騙郵件以及勸世文...等，其中勸世文常常是勸人要向善呀、不要汲汲營營的追求名利呀，卻往往連看都沒看就真的直接進了垃圾筒。

老師，要不這篇comment 是向您要的，鐵定懷疑您是垃圾信的始作庸者 @@. Just a joke ;)

真的! 回頭看這幾年，來未上資工前，所有的時間幾乎是朝向賺錢的方向安排，很少出去玩，目地如同老師所說的【就是為了賺更多的錢】 -.-。

上了一學期的課，我覺的碩士跟大學的課，上課所學到的東西比起在高職在二專還要的少，而且老師通常很快的就帶過一些細部的東西， 基本上每個老師講的跟書上沒甚麼不同， 自己看書就瞭了， 來學校只是要維持學習的動力罷了，知識還是得靠自己去挖， 到學校要挖老師的腦袋不問是挖不出來的， 因為老師都照書在念， 問了老師才會思考把他腦袋的東西吐出來。

上學期的無線課程， 對於專業上的技能，我覺的我甚麼都沒學到，知道老師人好不用去上課也會過，有些同學可能也認為對他們自己的學業、事業助益不大，沒到 。

而真的！ 我也很驚訝自己是天天來。

上課的內容老實說對賺錢一點幫助也沒有，老師是針對弱勢族群做研究，目地也是要幫助他們，順便對學生慢慢的洗腦，洗淨這些學生汙染的心靈...嗯...應該說：感化這些學生的腦袋、且上課採取自由的態度，讓我每到了星期六就有一股不知名的動力驅駛著【來去聽聽看這星期又說了甚麼】。

因為老師講的課本沒有 @@....

雖然目前的我尚無任何想法，是時候調整自己的腳步了，雖稱不上是懸崖勒馬，但這翻話亦有提醐灌頂之效。

Thanks for your mement!

瓶頸 vs 金蹦

~不知為甚麼最近很多人問及薪水方面的問題，加上各人感覺面臨人生的叉路，有感而發一下~

我目前的工作是IPCAM的Firmware programming，內容是Linux Bootloader、Kernel porting、System API、MPEG、H264.. etc. 一直以來都是做 SETTOP BOX、DVR、IPCAM這類東西。目前公司還不錯，能讓我不加班去上碩專課，還能請下午去上，真是前世修的福氣。小時後不念書長大才來想念真的粉累，只有專科學歷沒上大學，卡住許多基礎知識要補回來更累。

我從退伍後薪水二萬塊，扣一扣大約一個月一萬七，到接近N萬的薪水，期間約4年的時間，一般人看到可能覺的時間太短了，但這四年中，經常是半夜才下班，雖然是處理公司的事情，但我不覺是【公司的事】，而是學習【我不會的事】，四年中把公司前輩腦中的【寶】挖出來變成自己的。

這之間換了兩間公司，面試了七八間公司，而最常被問到的問題就是

以你這個工作資歷時間那麼短，要這個薪水有困難

而我總是回答: 貴公司要的只是要資歷，還是能力。

不過這種面試方式只適用於未上市的公司，通常大公司不吃這套，學歷及資歷才是重點，至於你會甚麼不重要，只要會瞎掰就OK。我的職業工作一直是Coding , 當然面試時都是直接叫出資深Programmer來面談，一翻兩蹬眼實力深淺馬上就探出個底，這是一開始就瞭解的，廢話說了太多，問題是在下面。

以目前的薪資Level 要找一個差不多的工作不難，但是要破目前的頻頸卻很難，一個9萬的人，勢必不是純RD，至少會賦與管理的責任，而目前的學習是屬於新的技能，把碩專班當大學生念了 ;) 三個都有興趣不過又要上班又要上課，勢必要裁掉一些興趣了 :(

插撥: 最近在繞的風力發電機又停手了，2mm的漆包線實在太粗了，用手繞到完我看就要脫皮了。

目前我的學習課程有三:

1.影像處理與識別。

2.SOC、VLSI。

3.跨嶺域生物資訊(朝DNA研究)。

現在面臨了幾個問題:

1.要趕快畢業還是要深入學習，深入學習及博士班的必要性?

SOC對我來說是新的東西。如果走影像跟目前還比較有關係。 博士班需要甚麼樣的程度? 自己欠缺甚麼樣的知識(欠是一定欠的，但要走甚麼路線、方向)? 最重要的是有沒有能力?

2.跨嶺域學程

都是大學課程，學習上是不是不夠深入，我的目標是能有完整的實驗能力， 如果未來自修書籍，可以自己實驗，不過好像很多器材跟材料上的問題，光簡單的 限制脢、連接脢這些好像要不少錢。

3.到底是賺錢好還是學這些不能增加薪水的東西好 @@ ?

我想50歲錢要退休 and 存夠錢 and 退休後可以自己作生物、電子實驗! 這樣的期望很奇怪嗎 ? 不過還有快20年，人總是要吃飯，賺錢還是第一才行 不然上述條件任一為FALSE 就.... FALSE了。

想了想這三個課程對於我突破薪資瓶頸並沒有很大幫助，反而是三個新的嶺域，任一個要達到目前的水準最少又要三年以上。我以經有點老了勒 ...逼近35了,時間不太多了。 反倒是可以直接反映的應該是英文，頭痛的英文，提升英文程度反而有立竿見影的效果，
@@不過實在是提不起勁，明知非常重要卻又不是列為第一。就如同AI老師所說的，人是目前無法用電腦去模擬的，明知道該作的而不作。

家用無線連結技術統一路迢迢

這篇講到了無線連結的規範到目前尚未統一, 不過讓我比較注意的是, 文中所提的, 32Gbyte的高容量SD卡, 這個東東跟現在的DVD 光碟片比較, 馬上讓我聯想到早期我們在使用 1.25吋的磁碟片備份東西.

軟碟只有1.25M/1.44M, 而當時我們有80M HDD 就很大了, 而現在光碟 4.7G , 我們在用的硬碟320G..... 一樣差不多80倍, 光碟以經取代了軟碟的位置. 而SD 這個東東也是很怪, 現在 8G 只要500塊, 光碟要是容量還停留在4.7G , 恐怕遲早會跟FDD一樣被淘汰成只剩下備份功能了.

已經快要不熟悉byte, K , M 這些單位了, 取而代之的 G , T 漸漸冒出頭了, 未來有甚麼東西真的須要用到那麼大呢? .. windows 31 到 Vista ..用來用去就只是Office .....到了Vista 還是Office....
電腦是進步了....可是人腦還在Office ..硬體進步了, 軟體也進步了( 吃的更大, 用的更兇 ) , 不過功能還是差不多, 只不過是美觀一些.

Verilog 初級導航

這是module標準寫法, 基本上我也只用到這些功能.

module booth32_v3
( i64_product, o1_ready, i32_multiplier, i32_multiplicand, i1_start, i1_clk); ......
........
endmodule

• booth32_v3 是這個module名稱, 共有 i64_product, ...... i1_cl 這些變數.
• input[32:0] xxx 指 xxx 隻腳, 且定義為input，output 相同.
• reg, wire 是定義它只是一條線, 還是一個reg.( 只有reg可以在always 裡在等號左邊)
• begin, end 相當於 c的 {、 }。
• always @( posedge i1_clk ) 這個嘛... while( i1_clk == 正緣觸發 )
• 注意, 有時有些東西未定義 ModelSim 會幫你自動定義, 請養成良好習慣，不然會Debug 到死.
• 對了漏了 assign abc = a & b; 這東東也是重要, 相當於 abc = a& b , 但隨時會生效, 不是run到那 一行才生效喔(所以跟C的不同, 這些東東亂放的話, BUG追死你!!.
• 8.其它的看應該就懂了.

這是module標準寫法, 基本上我也只用到這些功能.
module booth32_v3( i64_product, o1_ready, i32_multiplier, i32_multiplicand, i1_start, i1_clk); ...........

...........

endmodule
1।booth32_v3 是這個module名稱, 共有 i64_product, ...... i1_cl 這些變數.2.input[32:0] xxx 指 xxx 隻腳, 且定義為input，output 相同.3.reg, wire 是定義它只是一條線, 還是一個reg.( 只有reg可以在always 裡在等號左邊)4.begin, end 相當於 c的 {、 }。5.always @( posedge i1_clk ) 這個嘛... while( i1_clk == 正緣觸發 )


6.注意, 有時有些東西未定義 ModelSim 會幫你自動定義, 請養成良好習慣，不然會Debug 到死.7.對了漏了 assign abc = a & b; 這東東也是重要, 相當於 abc = a& b , 但隨時會生效, 不是run到那 一行才生效喔(所以跟C的不同, 這些東東亂放的話, BUG追死你!!.8.其它的看應該就懂了.

計組 Verilog 心得

趁著記憶猶新, 簡單記錄一下, 這學期在計組所學的東西，拼了幾個晚上，這門課同學的分數都掌握在我的手上，壓力真大呀。

1. 花了大約一週的時間, 學習簡單的verilog 語法, 寫出簡單的原件, Multiplier , Booth , Divider MUX, ALU , 每個大約十幾行而已。

2. 花了大概三四天把 MIPS-Lite, 十幾道的指令, 用之前那週的東西稍做修改, 然後寫成5 階Pipeline 組起來，經自行驗證，beq、jump、 Hazard 等問題都解決了。

從不會Verilog 到, 寫出一個含有1x道指令的 5階 pipeline mips CPU , 花了兩週而已，由此可見，verilog 入門不難( 當然入門是不需要考慮 精簡的問題、Performance的問題 )。 然而從學習的過程來看則不然，老師上課並沒有教導Verilog，以致於須要自己先去研究Verilog寫法，雖然它很簡單( 大概看10分鐘就可以開始寫了 )，不過同學卻很頭大。

也許是背景的問題( 我本身有C語言約7年經驗，到目前還是專攻C，在Embedded Linux system上，而且是電子科二專，邏輯的課很早就上過了，也許造成了入門門崁的差異性。) 然而，這門課的考試，我卻很頭大，期末可能只有30分，考的都是我寫的程式，-.- 怎麼會這樣呢??..Code都寫完了，考試時腦袋一片空白，三十幾歲記憶力嚴重退化@@, 深思了一下 "龜究" 幾個原因來推托一下。

1. 老了。( 老了本來記性就不好，考不好是應該的。) 那些考出來的圖， 寫Code 的時候不知到看了幾百遍了，課本都翻爛了，考試時還是一片空白。

2. 寫Code的方式有問題，寫 C 跟寫Verilog，同樣是寫Code, 不過這兩個語言基本上有非常大的差異性。 寫 C這類的語言，很多時候是在腦海裡直接有個想法，然後動動手Key 一下就出來了。 Verilog 不能這樣攪，不知道我還太菜還是怎樣，這有許多時序的問題，而很多地方卻又沒有順序的問題，常導致許多的錯誤。

3. 我們在用的ModelSim 5.7d 版很爛, Compiler非常的濫(難到現在在業界還用5.7?), 有問題的Code 有時不會抓出來。

4. 寫verilog 不是問題，而問題發生在老師所上的課，那些流程圖、方塊圖，那些才是重點，為甚麼呢? 基本上掌握那些圖，把腦袋關起來寫Code 都會動，所以要學的是圖而不是Code( 從我一星期就能寫出 pipeline CPU 發現) 真的都是[按圖施工，保證成功]，不過當做到beq, jump, 等Function 時開始就頭痛了，教科書竟然沒有教!!!，這是才是苦命的開始，照著寫C的做法心裡先想好，開始coding、 compile、Run、 !!BUG!! ---> re-coding 、re-compile。

攪了幾天才回頭想到那句名言:[按圖施工，保證成功]，亂攪真的很傷腦。 下學期有新的ARM 課程還要教怎樣把IP兜在一起、System Verilog, 看看有沒機會跟公司凹一下，下午來去上課。

羅設 Verilog 心得

趁著記憶猶新, 簡單記錄一下, 這學期在計組所學的東西，拼了幾個晚上，這門課同學的分數都掌握在我的手上，壓力真大呀。

1. 花了大約一週的時間, 學習簡單的verilog 語法, 寫出簡單的原件, Multiplier , Booth , Divider MUX, ALU , 每個大約十幾行而已。
2. 花了大概三四天把 MIPS-Lite, 十幾道的指令, 用之前那週的東西稍做修改, 然後寫成5 階Pipeline 組起來，經自行驗證，beq、jump、 Hazard 等問題都解決了。

從不會Verilog 到, 寫出一個含有1x道指令的 5階 pipeline mips CPU , 花了兩週而已，由此可見，verilog 入門不難( 當然入門是不需要考慮 精簡的問題、Performance的問題 )。

然而從學習的過程來看則不然，老師上課並沒有教導Verilog，以致於須要自己先去研究Verilog寫法，雖然它很簡單( 大概看10分鐘就可以開始寫了 )，不過同學卻很頭大。也許是背景的問題( 我本身有C語言約7年經驗，到目前還是專攻C，在Embedded Linux system上，而且是電子科二專，邏輯的課很早就上過了，也許造成了入門門崁的差異性。)

然而，這門課的考試，我卻很頭大，期末可能只有30分，考的都是我寫的程式，-.- 怎麼會這樣呢??..Code都寫完了，考試時腦袋一片空白，三十幾歲記憶力嚴重退化@@, 深思了一下 "龜究" 幾個原因來推托一下。

1. 老了。( 老了本來記性就不好，考不好是應該的。) 那些考出來的圖， 寫Code 的時候不知到看了幾百遍了，課本都翻爛了，考試時還是一片空白。

2. 寫Code的方式有問題，寫 C 跟寫Verilog，同樣是寫Code, 不過這兩個語言基本上有非常大的差異性。 寫 C這類的語言，很多時候是在腦海裡直接有個想法，然後動動手Key 一下就出來了。
Verilog 不能這樣攪，不知道我還太菜還是怎樣，這有許多時序的問題，而很多地方卻又沒有順序的問題，常導致許多的錯誤。

3. 我們在用的ModelSim 5.7d 版很爛, Compiler非常的濫(難到現在在業界還用5.7?), 有問題的Code 有時不會抓出來。

4. 寫verilog 不是問題，而問題發生在老師所上的課，那些流程圖、方塊圖，那些才是重點，為甚麼呢? 基本上掌握那些圖，把腦袋關起來寫Code 都會動，所以要學的是圖而不是Code( 從我一星期就能寫出 pipeline CPU 發現) 真的都是[按圖施工，保證成功]，不過當做到beq, jump, 等Function 時開始就頭痛了，教科書竟然沒有教!!!，這是才是苦命的開始，照著寫C的做法心裡先想好，開始coding、 compile、Run、 !!BUG!! ---> re-coding 、re-compile。

攪了幾天才回頭想到那句名言:[按圖施工，保證成功]，亂攪真的很傷腦。

下學期有新的ARM 課程還要教怎樣把IP兜在一起、System Verilog, 看看有沒機會跟公司凹一下，下午來去上課。