機車的Arm Integrater

2008/6/26
昨晚又花了將近5小時，Debug Arm Integrater，還是沒有結論，硬體上應該是沒問題，問題應該還是在Verilog Code，沒搞神麼大東西就搞好幾天@@。

測試一：

• HW code 沒動的狀況下，SW 多寫一行存取0xcc000084 Address ( done flag )，CPU 跑到這會發生Data error，怪事，下一行讀取0xcc000000 - 28 的都沒問題，為何單獨讀取 84會出怪招
• 再來 haddr[ 7: 0 ] 改為 [ 11: 0 ] ，因需要用更多addr，擴充了address的判讀，這更扯，CPU不知道跑去哪了，叫了就不回來了。

測試二：

• 目前唯一能動的就是拿原來的bit 檔燒，而 採用 nop的方式去等，不要判讀 done flag，其餘SW code怎改都沒問題，研判原來的verilog 有問題。才會採用nop，他的done 看起來是寫好了，卻又不用，這就不知為何了，可能發生一樣的問題。
• JPEG修改的方式確定是正確的沒錯了，現在就剩HW的問題了。